NVMe AXI Stream/Master FULL FPGA IP Core SSD M.2 PCIe1.4 AXI4 存储加速

产品型号
NVMe AXI Stream/FULL

产品推荐

产品详情
资料下载
售后服务

NVMe AXI Stream/Master FULL FPGA IP Core

NVMe AXI FPGA IP Core 通过 AXI4 总线协议标准接口进行交互并且内部实现 PCIe Bridge，支持 AXI Master FULL 和 AXI Stream 两个版本；通过 RC/RQ/CC/CQ AXI Stream 接口与 AMD Devices PCI Express IP 集成内核进行交互，实现不依靠 CPU 对外部存储器 NVMe M.2 SSD 进行读写，兼容 NVM Express 1.4 协议，支持 PCIe Gen 1.0，2.0，3.0，4.0。

NVMe AXI FPGA IP Core 支持 UltraScale™/UltraScale+™ 和 Zynq UltraScale+™ 系列 FPGA 器件，为您提供低 FPGA 资源占用、快速可靠、更低成本、高读/写带宽和性能可扩展的解决方案，显著缩短上市时间，满足嵌入式系统对使用 SSD 的需求。适用于高带宽读写、高速数据存储、高扩展的场景，如数据中心及云计算存储、边缘计算、AI智能、企业存储、高速模拟数字信号数据采集存储、航空航天数据采集存储、自动驾驶车辆采集数据记录和回放、汽车/医疗/工业测试设备、高速雷达/摄像头数据采集存储、以太网 TCP/UDP 网络数据包捕获等领域。

· 不依靠 CPU 读写 NVMe SSD
通过 AMD Devices PCI Express IP 内核读写 NVMe M.2 SSD
· PCI Express IP 集成内核
高带宽，扩展性强,满足嵌入式系统对 SSD 使用需求

· AXI4 总线协议
支持 AXI FULL 和 AXI Master Stream 两个版本，适合多种应用场景
· 兼容 NVM Express 1.4
使用 AMD PCIe IP 硬核模块，支持 PCIe Gen 1.0，2.0，3.0，4.0

· 高读/写带宽
基于 PCIe Gen3 X4 读写速率均可达到 3000MB/s
· 65535 I/O 命令
支持最大每个队列 65535 I/O 命令

· Verilog
Verilog 代码解决方案
· Vivado 2020.1
开发工具

功能特点

• 实现不依靠 CPU 通过 AMD Devices PCIExpress IP 内核访问外部内存 NVMe M.2 SSD
• 支持命令： Identify, Write, Read, Flush
• 兼容 NVM Express 1.4 协议
• 支持 PCIe Gen 1.0，2.0，3.0，4.0
• 自动初始化 NVMe 和 PCIe 链路硬件模块
• 自动的提交和完成命令
• 支持最大每个队列 65535 个 I/O 命令
• 基于 PCIe Gen3 X4 读写速率均可达到 3000MB/s
• MPSMIN (最小内存页传输大小)：4Kbyte
• MDTS（最大数据传输大小）：至少 128Kbyte 或者没有限制
• LBA 单元：512 字节或者 4096 字节
• NVMe AXI IP Core 支持两个版本，包括 AXI FULL 版本和 AXI Stream 版本
• 可实现参考设计：XCZU19EG + FMC 卡 (FH1402) + SAMSUNG 980 M.2 SSD
• 提供完备的技术支持与定制化设计服务

NVMe-AXI-Stream_FULL-FPGA-IP-Core-SSD-M.2-PCIe存储加速.jpg

NVMe AXI IP Core 应用交互

NVMe AXI IP Core 通过 AXI4 总线协议标准接口进行交互并且内部实现了 PCIe Bridge，通过 RC/RQ/CC/CQ AXI Stream 接口与 AMD UltraScale+ Devices Integrated Block for PCIExpress IP 进行交互，实现不依靠 CPU 对外部存储器 NVMe M.2 SSD 进行读写。

NVME AXI IP Core 核库 AXI.png

有关 AMD UltraScale+ Devices Integrated Block for PCIExpress IP 的详细信息参照 PG213 文档

NVMe AXI Master FULL IP 版本

AXI 读写：时钟信号有效并且复位信号拉低，NVMe AXI IP Core 开始进行自动初始化，初始化完成链路打通后，用户的数据流通过 AXI Interconnect IP 写入到 NVMe AXI IP Core 的 AXI Master FULL 接口中进行 NVMe 协议的队列管理门铃逻辑交互，并组成 TLP 层 PCIe 包通过 RC/RQ/CC/CQ AXI Stream 接口与 AMD UltraScale+ Devices Integrated Block for PCIExpress IP 进行连接并输出数据到 NVMe SSD 进行存储。NVMe AXI IP Core 通过 RC/RQ/CC/CQ AXI Stream 接口从 NVMe SSD 中读出数据并通过 AXI Master FULL 接口连接 AXI Interconnect IP 输出给任意 AXI4 标准总线的 IP 进行用户逻辑实现。

NVMe AXI FULL FPGA IP 核 AXI.png

NVMe AXI FULL IP 版本框图

NVMe AXI Stream IP 版本

AXI Stream 读写：时钟信号有效并且复位信号拉低，NVMe AXI IP Core 开始进行自动初始化，初始化完成链路打通后，用户的数据流通过 AXI Stream 接口写入到 NVMe AXI IP Core 中进行 NVMe 协议的队列管理门铃逻辑交互，并组成 TLP 层 PCIe 包通过 RC/RQ/CC/CQ AXI Stream 接口与 AMD UltraScale+ Devices Integrated Block for PCIExpress IP 进行连接并输出数据到 NVMe SSD 进行存储。NVMe AXI IP Core 通过 RC/RQ/CC/CQ AXI Stream 接口从 NVMe SSD 中读出数据，通过 AXI Stream 接口输出给 video out IP 连接视频接口进行输出显示。

NVMe AXI Stream IP 核库 AXI.png

NVMe AXI Stream IP 版本框图

开发环境

设计语言

Verilog

开发工具

Vivado 2020.1

支持器件

AMD Virtex Ultrascale/Kintex UltraScale 系列
AMD Virtex Ultrascale+/Kintex UltraScale+/Artix UltraScale+ 系列
AMD Zynq UltraScale+ MPSoC/Zynq UltraScale+ RFSoC 系列

IP 资源消耗表

IP 资源消耗评估采用 AMD Zynq UltraScale+ MPSoC 系列 FPGA 开发板，提供了一个功能齐全的设计平台，用于构建数据存储加速应用。Zynq UltraScale+ MPSoC XCZU19EG 开发板提供了一个带有参考设计的开箱即用型硬件平台，可缩短开发时间，让您专注于目标应用。

器件系列

Zynq UltraScale+ MPSoC

芯片型号

XCZU19EG-FFVC1760-2-I

频率 (MHz)

250

CLB Regs

8286

CLB LUTs

8459

CLB

1741

BRAM Tile

Design Tools

Vivado 2020.1

注：IP 实际逻辑资源消耗受实例化中其他逻辑资源消耗影响

应用领域

NVMe AXI Stream/FULL FPGA IP Core 适用于高带宽读写、高速数据存储、高扩展的场景，如数据中心及云计算存储、边缘计算、AI智能、企业存储、高速模拟数字信号数据采集存储、航空航天数据采集存储、汽车及自动驾数据采集存储及仿真测试、汽车/医疗/工业测试设备、高速雷达/摄像头数据采集存储、以太网 TCP/UDP 网络数据包捕获等领域。