40G UDP/IP 协议栈 FPGA IP Core 核 万兆以太网络加速 AXI4-Stream MAC+PCS/PMA

40G 万兆以太网 UDP/IP 协议栈 FPGA IP Core

基于 AMD/Xilinx 40G 以太网 MAC IP 开发，MTU 支持高达 9000Bytes 数据传输，标准的 AXI4-Stream 接口，支持 AMD/Xilinx Zynq UltraScale+ RFSoC, Zynq UltraScale+ MPSoC, Zynq 7030/7035/7045/7100, Virtex UltraScale+, Kintex UltraScale+, Artix UltraScale+, Virtex UltraScale, Kintex UltraScale, Virtex 7, Kintex 7 系列 FPGA 器件。40G 万兆以太网以其高带宽和低延迟的特点，能够确保数据的快速传输和实时处理，而 TUDP 协议栈更是提高了数据传输的效率和准确性。

为您提供了快速可靠、更低成本和更高性能的解决方案，显著缩短上市时间，适用于高带宽、低延迟和高速数据传输的场景，如数据中心、科研实验、工业自动化、医疗、测试与测量、4K/8K 高清视频传输、电信、金融交易等领域。

UDP/IP 协议栈 IP Core 与用户接口、Ethernet MAC+PCS/PMA IP 接口均为标准的 AXI4-Stream 接口，其中 Ethernet MAC+PCS/PMA 可以是任何第三方 IP，在提供的设计实例中，使用的是 AMD/Xilinx 40G/50G Ethernet Subsystem IP。

UDP/IP 协议栈 IP Core 集成在系统设计中的位置